集成电路
发布时间：2020-12-04 15:12:58点击率：
集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的
集成电路，英文为Integrated Circuit，缩写为IC；顾名思义，就是把一定数量的常用电子元件，如电阻、电容、晶体管等，以及这些元件之间的连线，通过半导体工艺集成在一起的具有特定功能的电路。
为什么会产生集成电路？我们知道任何发明创造背后都是有驱动力的，而驱动力往往来源于问题。那么集成电路产生之前的问题是什么呢？我们看一下1946年在美国诞生的世界上台电子计算机，它是一个占地150平方米、重达30吨的庞然大物，里面的电路使用了17468只电子管、7200只电阻、10000只电容、50万条线，耗电量150千瓦 [1] 。显然，占用面积大、无法移动是它直观和突出的问题；如果能把这些电子元件和连线集成在一小块载体上该有多好！我们相信，有很多人思考过这个问题，也提出过各种想法。典型的如英国雷达研究所的科学家达默，他在1952年的一次会议上提出：可以把电子线路中的分立元器件，集中制作在一块半导体晶片上，一小块晶片就是一个完整电路，这样一来，电子线路的体积就可大大缩小，可靠性大幅提高。这就是初期集成电路的构想，晶体管的发明使这种想法成为了可能，1947年在美国贝尔实验室制造出来了个晶体管，而在此之前要实现电流放大功能只能依靠体积大、耗电量大、结构脆弱的电子管。晶体管具有电子管的主要功能，并且克服了电子管的上述缺点，因此在晶体管发明后，很快就出现了基于半导体的集成电路的构想，也就很快发明出来了集成电路。杰克·基尔比（Jack Kilby）和罗伯特·诺伊斯（Robert Noyce）在1958~1959期间分别发明了锗集成电路和硅集成电路。
现在，集成电路已经在各行各业中发挥着非常重要的作用，是现代信息社会的基石。集成电路的含义，已经远远超过了其刚诞生时的定义范围，但其核心的部分，仍然没有改变，那就是“集成”，其所衍生出来的各种学科，大都是围绕着“集成什么”、“如何集成”、“如何处理集成带来的利弊”这三个问题来开展的。硅集成电路是主流，就是把实现某种功能的电路所需的各种元件都放在一块硅片上，所形成的整体被称作集成电路。对于“集成”，想象一下我们住过的房子可能比较容易理解：很多人小时候都住过农村的房子，那时房屋的主体也许就是三两间平房，发挥着卧室的功能，门口的小院子摆上一副桌椅，就充当客厅，旁边还有个炊烟袅袅的小矮屋，那是厨房，而具有独特功能的厕所，需要有一定的隔离，有可能在房屋的背后，要走上十几米……后来，到了城市里，或者乡村城镇化，大家都住进了楼房或者套房，一套房里面，有客厅、卧室、厨房、卫生间、阳台，也许只有几十平方米，却具有了原来占地几百平方米的农村房屋的各种功能，这就是集成。
当然现如今的集成电路，其集成度远非一套房能比拟的，或许用一幢摩登大楼可以更好地类比：地面上有商铺、办公、食堂、酒店式公寓，地下有几层是停车场，停车场下面还有地基——这是集成电路的布局，模拟电路和数字电路分开，处理小信号的敏感电路与翻转频繁的控制逻辑分开，电源单独放在一角。每层楼的房间布局不一样，走廊也不一样，有回字形的、工字形的、几字形的——这是集成电路器件设计，低噪声电路中可以用折叠形状或“叉指”结构的晶体管来减小结面积和栅电阻。各楼层直接有高速电梯可达，为了效率和功能隔离，还可能有多部电梯，每部电梯能到的楼层不同——这是集成电路的布线，电源线、地线单独走线，负载大的线也宽；时钟与信号分开；每层之间布线垂直避免干扰；CPU与存储之间的高速总线，相当于电梯，各层之间的通孔相当于电梯间……
特点
编辑
集成电路或称微电路（microcircuit）、 微芯片（microchip）、芯片（chip）在电子学中是一种把电路（主要包括半导体装置，也包括被动元件等）小型化的方式，并通常制造在半导体晶圆表面上。
前述将电路制造在半导体芯片表面上的集成电路又称薄膜（thin-film）集成电路。另有一种厚膜（thick-film）混成集成电路（hybrid integrated circuit）是由独立半导体设备和被动元件，集成到衬底或线路板所构成的小型化电路。
本文是关于单片（monolithic）集成电路，即薄膜集成电路。
集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用，同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备，其装配密度比晶体管可提高几十倍至几千倍，设备的稳定工作时间也可大大提高。
功能结构
模拟集成电路又称线性电路,用来产生、放大和处理各种模拟信号（指幅度随时间变化的信号。例如半导体收音机的音频信号、录放机的磁带信号等），其输入信号和输出信号成比例关系。而数字集成电路用来产生、放大和处理各种数字信号（指在时间上和幅度上离散取值的信号。例如5G手机、数码相机、电脑CPU、数字电视的逻辑控制和重放的音频信号和视频信号）。
制作工艺
集成电路按制作工艺可分为半导体集成电路和膜集成电路。
膜集成电路又分类厚膜集成电路和薄膜集成电路。
集成度高低
集成电路按集成度高低的不同可分为：
SSIC 小规模集成电路(Small Scale Integrated circuits)
MSIC 中规模集成电路(Medium Scale Integrated circuits)
LSIC 大规模集成电路(Large Scale Integrated circuits)
VLSIC 超大规模集成电路(Very Large Scale Integrated circuits)
ULSIC特大规模集成电路(Ultra Large Scale Integrated circuits)
GSIC 巨大规模集成电路也被称作极大规模集成电路或超特大规模集成电路(Giga Scale Integration)。
导电类型不同
集成电路按导电类型可分为双极型集成电路和单极型集成电路，他们都是数字集成电路。
双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型。单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型。
按用途
集成电路按用途可分为电视机用集成电路、音响用集成电路、影碟机用集成电路、录像机用集成电路、电脑（微机）用集成电路、电子琴用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、语言集成电路、报警器用集成电路及各种专用集成电路。
1.电视机用集成电路包括行、场扫描集成电路、中放集成电路、伴音集成电路、彩色解码集成电路、AV/TV转换集成电路、开关电源集成电路、遥控集成电路、丽音解码集成电路、画中画处理集成电路、微处理器（CPU）集成电路、存储器集成电路等。
2.音响用集成电路包括AM/FM高中频电路、立体声解码电路、音频前置放大电路、音频运算放大集成电路、音频功率放大集成电路、环绕声处理集成电路、电平驱动集成电路，电子音量控制集成电路、延时混响集成电路、电子开关集成电路等。
3.影碟机用集成电路有系统控制集成电路、视频编码集成电路、MPEG解码集成电路、音频信号处理集成电路、音响效果集成电路、RF信号处理集成电路、数字信号处理集成电路、伺服集成电路、电动机驱动集成电路等。
4.录像机用集成电路有系统控制集成电路、伺服集成电路、驱动集成电路、音频处理集成电路、视频处理集成电路。
5.计算机集成电路，包括中央控制单元（CPU）、内存储器、外存储器、I/O控制电路等。
6.通信集成电路
7.专业控制集成电路
按应用领域分
集成电路按应用领域可分为标准通用集成电路和专用集成电路。
按外形分
集成电路按外形可分为圆形（金属外壳晶体管封装型，一般适合用于大功率）、扁平型（稳定性好，体积小）和双列直插型。
检测常识
1、检测前要了解集成电路及其相关电路的工作原理
检查和修理集成电路前首先要熟悉所用集成电路的功能、内部电路、主要电气参数、各引脚的作用以及引脚的正常电压、波形与外围元件组成电路的工作原理。
2、测试避免造成引脚间短路
电压测量或用示波器探头测试波形时，避免造成引脚间短路，在与引脚直接连通的外围印刷电路上进行测量。任何瞬间的短路都容易损坏集成电路，尤其在测试扁平型封装的CMOS集成电路时更要加倍小心。
3、严禁在无隔离变压器的情况下，用已接地的测试设备去接触底板带电的电视、音响、录像等设备
严禁用外壳已接地的仪器设备直接测试无电源隔离变压器的电视、音响、录像等设备。虽然一般的收录机都具有电源变压器，当接触到较特殊的尤其是输出功率较大或对采用的电源性质不太了解的电视或音响设备时，首先要弄清该机底盘是否带电，否则极易与底板带电的电视、音响等设备造成电源短路，波及集成电路，造成故障的进一步扩大。
4、要注意电烙铁的绝缘性能
不允许带电使用烙铁焊接，要确认烙铁不带电，把烙铁的外壳接地，对MOS电路更应小心，能采用6~8V的低压电烙铁就更安全。
5、要保证焊接质量
焊接时确实焊牢，焊锡的堆积、气孔容易造成虚焊。焊接时间一般不超过3秒钟，烙铁的功率应用内热式25W左右。已焊接好的集成电路要仔细查看，用欧姆表测量各引脚间有否短路，确认无焊锡粘连现象再接通电源。
6、不要轻易断定集成电路的损坏
不要轻易地判断集成电路已损坏。因为集成电路绝大多数为直接耦合，一旦某一电路不正常，可能会导致多处电压变化，而这些变化不一定是集成电路损坏引起的，另外在有些情况下测得各引脚电压与正常值相符或接近时，也不一定都能说明集成电路就是好的。因为有些软故障不会引起直流电压的变化。
7、测试仪表内阻要大
测量集成电路引脚直流电压时，应选用表头内阻大于20KΩ/V的万用表，否则对某些引脚电压会有较大的测量误差。
8、要注意功率集成电路的散热
功率集成电路应散热良好，不允许不带散热器而处于大功率的状态下工作。
9、引线要合理
如需要加接外围元件代替集成电路内部已损坏部分，应选用小型元器件，且接线要合理以免造成不必要的寄生耦合，尤其是要处理好音频功放集成电路和前置放大电路之间的接地端。
集成电路型号各部分的意义
|
第0部分
|
部分
|
第二部分
|
第三部分
|
第四部分
|
||||
|
符号
|
意义
|
符合
|
意义
|
意义
|
符号
|
意义
|
符合
|
意义
|
|
C
|
C表示
中国制造
|
T
|
TTL电路
|
用数字表
示器件的
系列代号
|
C
|
0~70℃
|
F
|
多层陶瓷扁平
|
|
H
|
HTL电路
|
G
|
‐25~70℃
|
B
|
塑料扁平
|
|||
|
E
|
ECL电路
|
L
|
‐24~85℃
|
H
|
黑瓷扁平
|
|||
|
C
|
CMOS电路
|
E
|
‐40~85℃
|
D
|
多层陶瓷双列直插
|
|||
|
M
|
存储器
|
R
|
‐55~85℃
|
J
|
黑瓷双列直插
|
|||
|
µ
|
微型机电路
|
M
|
‐55~125℃
|
P
|
塑料双列直插
|
|||
|
F
|
线性放大器
|
S
|
塑料单列直插
|
|||||
|
W
|
稳定器
|
K
|
金属菱形
|
|||||
|
B
|
非线性电路
|
T
|
金属圆形
|
|||||
|
J
|
接口电路
|
C
|
陶瓷芯片载体
|
|||||
|
AD
|
A/D转换器
|
E
|
塑料芯片载体
|
|||||
|
DA
|
D/A转换器
|
G
|
网络针栅陈列
|
|||||
|
D
|
音响、电视电路
|
|||||||
|
SC
|
通信专用电路
|
|||||||
|
SS
|
敏感电路
|
|||||||
|
SW
|
钟表电路
|
|||||||
例如： 肖特基4输入与非门 CT54S20MD
C—符合国家标准
T—TTL电路
54S20—肖特基双4输入与非门
M—‐55~125℃
D—多层陶瓷双列直插封装
1、BGA
(ball grid array)
球形触点阵列，表面贴装型封装之一。在印刷基板的背面按阵列方式制作出球形凸点用 以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点阵列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360引脚BGA仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP为40mm见方。而且BGA不用担心QFP 那样的引脚变形问题（见有图所示）。
2、BQFP
(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、C－
(ceramic)
表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
4、Cerdip
用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。
5、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。
6、COB
(chip on board)
板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。
7、DFP
(dual flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，80年代后期已基本上不用。
8、DIC
(dual in-line ceramic package)
陶瓷DIP(含玻璃密封)的别称(见DIP).
9、DIL
(dual in-line)
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
10、DIP
(dual in-line package)
双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP也称为cerdip(见cerdip)。
11、DSO
(dual small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
12、DICP
(dual tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机 械工 业)会标准规定，将DICP 命名为DTP。
13、DIP
(dual tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
14、FP
(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
15、flip-chip
倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技术中体积小、薄的一种。但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可靠性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
16、FQFP
(fine pitch quad flat package)
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采用此名称。
17、CPAC
(globe top pad array carrier)
美国Motorola 公司对BGA 的别称(见BGA)。
18、CQFP
(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数多为208 左右。
19、H-
(with heat sink)
表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
20、pin grid array
(surface mount type)
表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
21、JLCC
(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。
22、LCC
(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
23、LGA
(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，90年代基本上不怎么使用 。预计 今后对其需求会有所增加。
24、LOC
(lead on chip)
芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
25、LQFP
(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
26、L－QUAD
陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装，在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
27、MCM
(multi-chip module)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分为MCM－L，MCM－C 和MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。
MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。布线密谋在三种组件中是的，但成本也高。
28、MFP
(mini flat package)
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
29、MQFP
(metric quad flat package)
按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
30、MQUAD
(metal quad)
美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
31、MSP
(mini square package)
QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
32、P－
(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
33、PAC
(pad array carrier)
凸点陈列载体，BGA 的别称(见BGA)。
34、PCLP
(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引
脚中心距有0.55mm 和0.4mm 两种规格。
35、PFPF
(plastic flat package)
塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
36、PGA
(pin grid array)
陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都采用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PG A。 另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。
37、piggy back
驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如，将EPROM 插入插座进行调试。这种封装基本上都是 定制 品，市场上不怎么流通。
38、PLCC
(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ，是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，90年代已经 普 及用于逻辑LSI、DLD(或程逻辑器件电路。引脚中心距1.27mm，引脚数从18 到84。 J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P －LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出 J 形引 脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
39、P－LCC
(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。
40、QFH
(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。
41、QFI
(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。
42、QFJ
(quad flat J-leaded package)
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J字形。是日本电子机械工业会规定的名称。引脚中心距1.27mm。
材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。
陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及带有EPROM 的微机芯片电路。引脚数从32 至84。
43、QFN
(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。90年代后期多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度 比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多，一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。
塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外， 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。
44、QFP
(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情 况为塑料QFP。塑料QFP 是普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字 逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中多引脚数为304。
日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但2000年后日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱 。 QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP)；带树脂 保护 环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距小为 0.4mm、引脚数多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqa d)。
45、QFP
(FP)(QFP fine pitch)
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。
46、QIC
(quad in-line ceramic package)
陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
47、QIP
(quad in-line plastic package)
塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
48、QTCP
(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。
49、QTP
(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。
50、QUIL
(quad in-line)
QUIP 的别称(见QUIP)。
51、QUIP
(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。
52、SDIP
(shrink dual in-line package)
收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)，
因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
53、SH－DIP
(shrink dual in-line package)
同SDIP。部分半导体厂家采用的名称。
54、SIL
(single in-line)
SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
55、SIMM
(single in-line memory module)
单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 计算机、工作站等设备中获得广泛应用。至少有30～40%的DRAM 都装配在SIMM 里。
56、SIP
(single in-line package)
单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
57、SK－DIP
(skinny dual in-line package)
DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。
58、SL－DIP
(slim dual in-line package)
DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。
59、SMD
(surface mount devices)
表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。
SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
60、SOI
(small out-line I-leaded package)
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。
61、SOIC
(small out-line integrated circuit)
SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
62、SOJ
(Small Out-Line J-Leaded Package)
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此 得名。 通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM )。
63、SQL
(Small Out-Line L-leaded package)
按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
64、SONF
(Small Out-Line Non-Fin)
无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
65、SOP
(small Out-Line package)
小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及广的表面贴装封装。引脚中心距1.27mm，引脚数从8 ～44。
另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为 TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
66、SOW
(Small Outline Package(Wide-Jype))
宽体SOP。部分半导体厂家采用的名称。
制造
从1930年代开始，元素周期表中的化学元素中的半导体被研究者如贝尔实验室的William Shockley认为是固态真空管的可能的原料。从氧化铜到锗，再到硅，原料在1940到1950年代被系统的研究。今天，尽管元素周期表的一些III-V价化合物如砷化镓应用于特殊用途如：发光二极管，激光，太阳能电池和速集成电路，单晶硅成为集成电路主流的基层。创造无缺陷晶体的方法用去了数十年的时间。
半导体IC制程，包括以下步骤，并重复使用：
黄光(微影)
蚀刻
薄膜
扩散
CMP
使用单晶硅晶圆（或III-V族，如砷化镓）用作基层。然后使用微影、扩散、CMP等技术制成MOSFET或BJT等组件，然后利用微影、薄膜、和CMP技术制成导线，如此便完成芯片制作。因产品性能需求及成本考量，导线可分为铝制程和铜制程。
IC 由很多重叠的层组成，每层由图像技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连接（过孔或接触层）。所有的组件由这些层的特定组合构成。
在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。
电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。
电容结构，由于尺寸限制，在IC上只能产生很小的电容。
更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。
因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双级组件消耗的电流少很多。
随机存取存储器（random access memory）是常见类型的集成电路，所以密度的设备是存储器，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。
在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为“die”。每个好的die 被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本产品的制造成本的25%，但是对于低产出，大型和/或高成本的设备，可以忽略不计。
在2005年，一个制造厂（通常称为半导体工厂，常简称fab，指fabrication facility）建设费用要超过10亿美金，因为大部分操作是自动化的。
发展趋势
2001年到2010年这10年间，我国集成电路产量的年均增长率超过25%，集成电路销售额的年均增长率则达到23%。2010年国内集成电路产量达到640亿块，销售额超过1430亿元，分别是2001年的10倍和8倍。中国集成电路产业规模已经由2001年不足世界集成电路产业总规模的2%提高到2010年的近9%。中国成为过去10年世界集成电路产业发展快的地区之一。
国内集成电路市场规模也由2001年的1140亿元扩大到2010年的7350亿元，扩大了6.5倍。国内集成电路产业规模与市场规模之比始终未超过20%。如扣除集成电路产业中接受境外委托代工的销售额，则中国集成电路市场的实际国内自给率还不足10%，国内市场所需的集成电路产品主要依靠进口。近几年国内集成电路进口规模迅速扩大，2010年已经达到创纪录的1570亿美元，集成电路已连续两年超过原油成为国内大宗的进口商品。与巨大且快速增长的国内市场相比，中国集成电路产业虽发展迅速但仍难以满足内需要求。
当前以移动互联网、三网融合、物联网、云计算、智能电网、新能源汽车为代表的战略性新兴产业快速发展，将成为继计算机、网络通信、消费电子之后，推动集成电路产业发展的新动力。工信部预计，国内集成电路市场规模到2015年将达到12000亿元。
我国集成电路产业发展的生态环境亟待优化，设计、制造、封装测试以及专用设备、仪器、材料等产业链上下游协同性不足，芯片、软件、整机、系统、应用等各环节互动不紧密。“十二五”期间，中国将积极探索集成电路产业链上下游虚拟一体化模式，充分发挥市场机制作用，强化产业链上下游的合作与协同，共建价值链。培育和完善生态环境，加强集成电路产品设计与软件、整机、系统及服务的有机连接，实现各环节企业的群体跃升，增强电子信息大产业链的整体竞争优势。
发展对策建议
1.创新性效率超越传统的成本性静态效率
从理论上讲，商务成本属于成本性的静态效率范畴，在产业发展的初级阶段作用显著。外部商务成本的上升实际上是产业升级、创新驱动的外部动力。作为高新技术产业的上海集成电路产业，需要积极利用产业链完备、内部结网度较高、与全球生产网络有机衔接等集群优势，实现企业之间的互动共生的高科技产业机体的生态关系，有效保障并促进产业创业、创新的步伐。事实表明，20世纪80年代，虽然硅谷的土地成本要远高于128公路地区，但在硅谷建立的半导体公司比美国其他地方的公司开发新产品的速度快60%，交运产品的速度快40%。具体而言，就是硅谷地区的硬件和软件制造商结成了紧密的联盟，能大限度地降低从创意到制造出产品等相关过程的成本，即通过技术密集关联为基本的动态创业联盟，降低了创业成本，从而弥补了静态的商务成本劣势 [2] 。
2.准确的产品与市场定位
许多归国创业的设计人才认为，中国的消费者是世界上的衣食父母，与欧美发达国家相比，我们的消费者对新产品充满好奇，一般不退货，基本无赔偿。这些特点为设计企业的创业、创新与发展提供了良好的市场机遇。企业要善于去发现产品应用，寻找市场 [2] 。
设计公司扩张主要是受限于人才与产品定位。由于在人才团队、市场和产品定义方面的不足，初创公司不可能做大项目，不适合于做集聚型大项目。现有的大多数设计企业还是适合于分散型市场，主动去支持系统厂商，提供大量的服务。人力密集型业务项目不适合欧美公司，更适合我们。例如，在国内市场上，如果一个产品能出货300万颗，那么公司就会去做，国外企业则不可能去做它 [2] 。
3.打造国际精英人才的“新故乡”，充分发挥海归人才优势
海归人才在国外做了很多超前的技术开发研究，并且在全球一些公司内有产业经验，回国后从事很有需求的产品开发应用，容易成功。集成电路产业的研发就怕方向性错误与低水平重复，海归人才知道如何去做才能够成功 [2] 。
“归国人才团队+海外工作经验+优惠政策扶持+风险投资”式上海集成电路产业发展的典型模式，这在张江高科技园区尤为明显。然而，由于国际社区建设滞后、户籍政策限制、个人所得税政策缺乏国际竞争力等多方面原因综合作用，张江仍然没有成为海外人才的安家落户、长期扎根的开放性、国际性高科技园区。留学生短期打算、“做做看”的“候鸟”观望气氛浓厚，不利于全球人才的集聚。要充分发挥张江所处的区位优势以及浦东综合
配套改革试点的政策优势，将单纯吸引留学生变为吸引留学生、国外精英等高层次人才。通过科学城建设以及个人所得税率的国际化调整、落户政策的优化，发挥上海“海派文化”传统，将张江建设成为世界各国人才汇集、安居乐业的新故乡，大幅提升张江在高层次人才争夺中的国际竞争力 [2] 。
4.重在积累，克服急功近利
设计业的复杂度很高，需要强大的稳定的团队、深厚的积累。积累是一个不可逾越的发展过程。中国集成电路产业的发展如同下围棋，不能只争一时之短长，要比谁的气长，而不是谁的空多。
集成电力产业人才尤其是设计人才供给问题长期以来是舆论界关注的热点，许多高校在专业与设置、人才培养方面急功近利，片面追随所谓社会热点和学业对口，导致学生的基本综合素质和人文科学方面的素养不够高，知识面过窄。事实上，众多设计企业普遍反映，他们招聘人才的标准并非是单纯的所谓专业对口，而是更注重基础知识和综合素质，他们普遍反映高校的教育太急功近利了 [2] 。
5.促进企业间合作，促进产业链合作
国内企业之间的横向联系少，外包刚刚起步，基本上每个设计企业都有自己的芯片，都在进行全面发展。这些因素都限制了企业的快速发展。要充分运用华南一些企业为国外做的解决方案，这样终端客户就可以直接将公司产品运用到原有解决方案上去。此外，设计企业要与方案商、通路商、系统厂商形成紧密的战略合作伙伴关系 [2] 。
6.摒弃理想化的产学研模式
产学研一体化一直被各界视为促进高新技术产业发展的良方，但实地调研结果暴露出人们在此方面存在着不切实际的幻想。笔者所调研的众多设计企业对高校帮助做产品不抱任何指望。公司项目要求的进度快，存在合作的时间问题；高校一般不具备可以使工厂能更有效利用厂房空间，也适用于研发中心的使用。新开发的空冷系统减少了对外部设施的依赖，可在任意位置安装设置，同时继续支持符合STC标准的各种T2000模块，满足各种测试的需要 [2] 。
其他信息
编辑
晶体管发明并大量生产之后，各式固态半导体组件如二极管、晶体管等大量使用，取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步，使得集成电路成为可能。相对于手工组装电路使用个别的分立电子组件，集成电路可以把很大数量的微晶体管集成到一个小芯片，是一个巨大的进步。集成电路的规模生产能力，可靠性，电路设计的模块化方法确保了快速采用标准化IC 代替了设计使用离散晶体管。
IC 对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。2006年，芯片面积从几平方毫米到350 mm2，每mm2可以达到一百万个晶体管。
个集成电路雏形是由杰克·基尔比于1958年完成的，其中包括一个双极性晶体管，三个电阻和一个电容器。
根据一个芯片上集成的微电子器件的数量，集成电路可以分为以下几类：
1.小规模集成电路
SSI 英文全名为 Small Scale Integration, 逻辑门10个以下 或 晶体管 100个以下。
2.中规模集成电路
MSI 英文全名为 Medium Scale Integration, 逻辑门11~100个 或 晶体管 101~1k个。
3.大规模集成电路
LSI 英文全名为 Large Scale Integration, 逻辑门101~1k个 或 晶体管 1,001~10k个。
4.超大规模集成电路
VLSI 英文全名为 Very large scale integration, 逻辑门1,001~10k个 或 晶体管 10,001~100k个。
5.甚大规模集成电路
ULSI 英文全名为 Ultra Large Scale Integration, 逻辑门10,001~1M个 或 晶体管 100,001~10M个。
GLSI 英文全名为 Giga Scale Integration, 逻辑门1,000,001个以上 或 晶体管10,000,001个以上。
而根据处理信号的不同，可以分为模拟集成电路、数字集成电路、和兼具模拟与数字的混合信号集成电路。
集成电路发展
的集成电路是微处理器或多核处理器的"核心(cores)",可以控制电脑到手机到数字微波炉的一切。存储器和ASIC是其他集成电路家族的例子，对于现代信息社会非常重要。虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以百万计的产品上，每个IC的成本小化。IC的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。
这些年来，IC 持续向更小的外型尺寸发展，使得每个芯片可以封装更多的电路。这样增加了每单位面积容量，可以降低成本和增加功能－见摩尔定律，集成电路中的晶体管数量，每两年增加一倍。总之，随着外形尺寸缩小，几乎所有的指标改善了－单位成本和开关功率消耗下降，速度提高。但是，集成纳米级别设备的IC不是没有问题，主要是泄漏电流（leakage current）。因此，对于终用户的速度和功率消耗增加非常明显，制造商面临使用更好几何学的尖锐挑战。这个过程和在未来几年所期望的进步，在半导体国际技术路线图（ITRS）中有很好的描述。
越来越多的电路以集成芯片的方式出现在设计师手里，使电子电路的开发趋向于小型化、高速化。越来越多的应用已经由复杂的模拟电路转化为简单的数字逻辑集成电路。
IC的普及
仅仅在其开发后半个世纪，集成电路变得无处不在，电脑，手机和其他数字电器成为现代社会结构不可缺少的一部分。这是因为，现代计算，交流，制造和交通系统，包括互联网，全都依赖于集成电路的存在。甚至很多学者认为有集成电路带来的数字革命是人类历史中重要的事件。
IC的分类
集成电路的分类方法很多，依照电路属模拟或数字，可以分为：模拟集成电路、数字集成电路和混合信号集成电路（模拟和数字在一个芯片上）。
数字集成电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门，触发器，多任务器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗并降低了制造成本。这些数字IC, 以微处理器，数字信号处理器（DSP）和单片机为代表，工作中使用二进制，处理1和0信号。
模拟集成电路有,例如传感器，电源控制电路和运放，处理模拟信号。完成放大，滤波，解调，混频的功能等。通过使用专家所设计、具有良好特性的模拟集成电路，减轻了电路设计师的重担，不需凡事再由基础的一个个晶体管处设计起。
IC可以把模拟和数字电路集成在一个单芯片上，以做出如模拟数字转换器（A/D converter）和数字模拟转换器（D/A converter）等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。
上一篇：没有了
下一篇：没有了
返 回